(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-222054 (P2000-222054A)

(43)公開日 平成12年8月11日(2000.8.11)

(51) Int.Cl.'

識別記号

FΙ

テーマコード(参考)

G05F 3/24

G05F 3/24.

# 審査請求 未請求 請求項の数13 OL (全 10 頁)

(21)出願番号

特顧2000-15538(P2000-15538)

(22)出願日

平成12年1月25日(2000.1.25)

(31)優先権主張番号 1999P-2949

(32)優先日

平成11年1月29日(1999.1.29)

(33)優先権主張国

韓国(KR)

(71) 出顧人 390019839

三星電子株式会社

大韓民国京畿道水原市八達区梅灘洞416

(72) 発明者 安 聖 泰

大韓民国京畿道果川市復林洞41番地 住公

アパート804棟406号

全龍真 (72)発明者

大韓民国京畿道安養市東安洞1052-5番地

木蓮アパート506棟1805号

(74)代理人 100086368


弁理士 萩原 誠

### (54) 【発明の名称】 パンドギャップ基準電圧発生回路

## (57)【要約】

【課題】 電源電圧の変化及び製造工程の変化に影響を 受けず一定した基準電圧を発生するバンドギャップ基準 電圧発生回路を提供すること。

【解決手段】 定電圧供給手段10が定電圧を供給し、 第1電流ミラー12が前記定電圧供給手段10を通じて 流れる第1電流を反射させて第2電流を発生する。第2電 流ミラー14は、前記定電圧供給手段10から出力され る前記定電圧により制御され、前記第2電流を反射させ 第3電流を発生して出力ノードOに出力する。基準電圧 手段16は前記出力ノードOに基準電圧を発生するため に前記出力ノード〇に接続される。基準電圧手段16は 直列に接続される少なくとも一つのPMOSトランジスタM Pと少なくとも一つのNMOSトランジスタMNを含み、こ れらPMOSトランジスタMPとNMOSトランジスタMNのス レッショルド電圧を決定するためのイオン注入が同時に 行われる。



#### 【特許請求の範囲】

【請求項1】 定電圧供給手段と、

この定電圧供給手段を通じて流れる第1電流を反射させ て第2電流を発生する第1電流ミラーと、

前記定電圧供給手段から出力される定電圧により制御され、前記第2電流を反射させ第3電流を発生して出力ノードに出力する第2電流ミラーと、

前記出力ノードに基準電圧を発生するために前記出力ノ ードに接続される基準電圧手段とを具備し、

前記基準電圧手段は少なくとも一つのPMOSトランジスタと少なくとも1つのNMOSトランジスタとで構成されることを特徴とするバンドギャップ基準電圧発生回路。

【請求項2】 前記PMOSトランジスタと前記NMOSトランジスタのスレッショルド電圧を決定するためのイオン注入が同時に行われることを特徴とする請求項1に記載のバンドギャップ基準電圧発生回路。

【請求項3】 前記出力ノードと前記基準電圧手段との間に接続される抵抗をさらに具備することを特徴とする請求項1に記載のパンドギャップ基準電圧発生回路。

【請求項4】 前記PMOSトランジスタと前記NMOSトランジスタは前記出力ノードと接地電圧との間に直列に接続されることを特徴とする請求項1に記載のバンドギャップ基準電圧発生回路。

【請求項5】 前記PMOSトランジスタと前記NMOSトランジスタは前記出力ノードと接地電圧との間に並列に接続されることを特徴とする請求項1に記載のパンドギャップ基準電圧発生回路。

【請求項6】 前記定電圧供給手段は、

電源電圧にソースが接続されるPMOSトランジスタと、 このPMOSトランジスタのドレインに一端が接続され、か つPMOSトランジスタのゲートに他端が接続される抵抗と を具備し、

前記PMOSトランジスタのドレインから定電圧が出力されることを特徴とする請求項1に記載のバンドギャップ基準電圧発生回路。

【請求項7】 前記第1電流ミラーは、

ドレインが前記定電圧供給手段に接続され、ソースが接 地電圧に接続される第1NMOSトランジスタと、

ドレイン及びゲートが前記第1NMOSトランジスタのゲートと前記第2電流ミラーに共通接続され、ソースが接地電圧に接続される第2NMOSトランジスタとを具備することを特徴とする請求項1に記載のバンドギャップ基準電圧発生回路。

【請求項8】 前記第2電流ミラーは、

電源電圧にソースが接続され、前記第1電流ミラーにドレインが接続され、前記定電圧供給手段にゲートが接続される第1PMOSトランジスタと、

電源電圧にソースが接続され、前記出力ノードにドレインが接続され、前記定電圧供給手段にゲートが接続される第2PMOSトランジスタとを具備することを特徴とする

請求項1に記載のバンドギャップ基準電圧発生回路。

【請求項9】 前記PMOSトランジスタと前記NMOSトランジスタは電源電圧と前記出力ノードとの間に直列に接続されることを特徴とする請求項1に記載のバンドギャップ基準電圧発生回路。

【請求項10】 前記PMOSトランジスタと前記NMOSトランジスタは電源電圧と前記出力ノードとの間に並列に接続されることを特徴とする請求項1に記載のバンドギャップ基準電圧発生回路。

【請求項11】 前記定電圧供給手段は、

接地電圧にソースが接続されるNMOSトランジスタと、 このNMOSトランジスタのドレインに一端が接続され、か つNMOSトランジスタのゲートに他端が接続される抵抗と を具備し、

前記NMOSトランジスタのドレインから定電圧が出力されることを特徴とする請求項1に記載のバンドギャップ基準電圧発生回路。

【請求項12】 前記第1電流ミラーは、

ドレインが前記定電圧供給手段に接続され、ソースが電源電圧に接続される第1PMOSトランジスタと、

ドレイン及びゲートが前記第1PMOSトランジスタのゲートと前記第2電流ミラーに共通接続され、ソースが電源電圧に接続される第2PMOSトランジスタとを具備することを特徴とする請求項1に記載のバンドギャップ基準電圧発生回路。

【請求項13】 前記第2電流ミラーは、

接地電圧にソースが接続され、前記第1電流ミラーにドレインが接続され、前記定電圧供給手段にゲートが接続される第1NMOSトランジスタと、

接地電圧にソースが接続され、前記出力ノードにドレインが接続され、前記定電圧供給手段にゲートが接続される第2NMOSトランジスタとを具備することを特徴とする請求項1に記載のパンドギャップ基準電圧発生回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積回路に係 り、特にパンドギャップ基準電圧発生回路に関する。

[0002]

【従来の技術】半導体集積回路では一定の基準電圧を発生するためにバンドギャップ基準電圧発生回路が使われる。バンドギャップ基準電圧発生回路を使用する半導体集積回路の正確な動作はバンドギャップ基準電圧発生回路の能力に依存し、よってバンドギャップ基準電圧発生回路は安定して一定の基準電圧を発生すべきである。一方、バンドギャップ基準電圧発生回路の出力、即ち基準電圧の変動(Fluctuation)に影響を及ぼす多数の要因のうち温度変化(Variation)が共通の要因である。

【〇〇〇3】前記内容は当業者には周知の事実であり、 温度変化に影響を受けなく一定の基準電圧を提供する代 表的なCMOSパンドギャップ基準電圧発生回路がAllen/Ho lbergによる"CMOS Analog Circuit Design"、596~599 頁に開示されている。他のCMOSバンドギャップ基準電圧 発生回路の例が米国特許第4,588,941号 (1986. 5. 13、 D. A. KERTH) に開示されている。

#### [0004]

【発明が解決しようとする課題】しかし、前記従来のバンドギャップ基準電圧発生回路では、電源電圧の変化に応じて基準電圧が変動し、かつ製造工程の変化に応じて基準電圧が変動する短所がある。

【0005】従って、本発明は、電源電圧の変化及び製造工程の変化に影響を受けなく一定の基準電圧を発生するパンドギャップ基準電圧発生回路を提供することを目的とする。

#### [0006]

【課題を解決するための手段】本発明に係るバンドギャ ップ基準電圧発生回路は、定電圧供給手段と、この定電 圧供給手段を通じて流れる第1電流を反射させ第2電流を 発生する第1電流ミラーと、前記定電圧供給手段から出 力される定電圧により制御され、前記第2電流を反射さ せ第3電流を発生して出力ノードに出力する第2電流ミラ 一とを具備することを特徴とする。本発明に係るパンド ギャップ基準電圧発生回路は、前記出力ノードに基準電 圧を発生するために前記出力ノードに接続される基準電 圧手段をさらに具備し、この基準電圧手段は少なくとも 一つのPMOSトランジスタと少なくとも一つのNMOSトラン ジスタで構成され、このPMOSトランジスタとNMOSトラン ジスタのスレッショルド電圧を決定するためのイオン注 入が同時に行われることを特徴とする。また、前記本発 明に係るバンドギャップ基準電圧発生回路は前記出力ノ 一ドと前記基準電圧手段間に接続される抵抗をさらに具 備しうる。

【0007】望ましい形態によれば、前記PMOSトランジ スタと前記NMOSトランジスタは前記出力ノードと接地電 圧との間に直列または並列に接続される。前記定電圧供 給手段は、電源電圧にソースが接続されるPMOSトランジ スタ及びこのPMOSトランジスタのドレインに一端が接続 され、かつPMOSトランジスタのゲートに他端が接続され る抵抗とを具備し、前記PMOSトランジスタのドレインか ら定電圧が出力される。前記第1電流ミラーは、ドレイ ンが前記定電圧供給手段に接続され、ソースが接地電圧 に接続される第1NMOSトランジスタと、ドレイン及びゲ ートが前記第1NMOSトランジスタのゲートと前記第2電流 ミラーに共通接続され、ソースが接地電圧に接続される 第2NMOSトランジスタを具備する。前記第2電流ミラー は、電源電圧にソースが接続され、前記第1電流ミラー にドレインが接続され、前記定電圧供給手段にゲートが 接続される第1PMOSトランジスタ及び電源電圧にソース が接続され、前記出力ノードにドレインが接続され、前 記定電圧供給手段にゲートが接続される第2PMOSトラン ジスタを具備する。

【OOO8】望ましい他の形態によれば、前記PMOSトラ ンジスタと前記NMOSトランジスタは電源電圧と前記出力 ノードとの間に直列または並列に接続される。前記定電 圧供給手段は、接地電圧にソースが接続されるNMOSトラ ンジスタ及びこのNMOSトランジスタのドレインに一端が 接続され、かつNMOSトランジスタのゲートに他端が接続 される抵抗を具備し、前記NMOSトランジスタのドレイン から定電圧が出力される。前記第1電流ミラーは、ドレ インが前記定電圧供給手段に接続され、ソースが電源電 圧に接続される第1PMOSトランジスタと、ドレイン及び ゲートが前記第1PMOSトランジスタのゲートと前記第2電 流ミラーに共通接続され、ソースが電源電圧に接続され る第2PMOSトランジスタを具備する。前記第2電流ミラー は、接地電圧にソースが接続され、前記第1電流ミラー にドレインが接続され、前記定電圧供給手段にゲートが 接続される第1NMOSトランジスタ及び接地電圧にソース が接続され、前記出力ノードにドレインが接続され、前 記定電圧供給手段にゲートが接続される第2NMOSトラン ジスタを具備する。

#### [0009]

【発明の実施の形態】以下、添付した図面に基づき本発明の望ましい実施の形態を詳しく説明する。しかし、本発明の実施の形態は多様な形態に変形でき、本発明の範囲が下記実施の形態にのみ限定されるものではない。本発明の実施の形態は当業者に本発明を完全に説明するために提供されるものである。図面において同じ符号及び番号は同じ要素を意味する。

【0010】図1を参照すれば、第1実施形態に係るパンドギャップ基準電圧発生回路は、定電圧供給手段10、第1電流ミラー12、第2電流ミラー14及び基準電圧手段16を具備する。

【0011】前記定電圧供給手段10は電源電圧VDDにソースが接続されるPMOSトランジスタM1及びこのPMOSトランジスタM1のドレインに一端が接続され、PMOSトランジスタM1のゲートに他端が接続される抵抗R1を具備し、前記PMOSトランジスタM1のドレインから定電圧Vsが出力される。これにより、定電圧Vsは電源電圧VDDの変化に係わらず一定に保たれる。

【〇〇12】前記第1電流ミラー12は、NMOSトランジスタM3とNMOSトランジスタM4を具備し、前記定電圧供給手段10を通じて流れる電流i1、即ち前記NMOSトランジスタM3を通じて流れる電流i3と前記NMOSトランジスタM4を通じて流れる電流i4との間にミラー動作を提供する。つまり、第1電流ミラー12は前記電流i3を反射(Mirroring)させ前記電流i4を発生する。前記NMOSトランジスタM3のドレインは前記抵抗R1の他端に接続され、前記NMOSトランジスタM3のソースは接地電圧VSSに接続される。前記NMOSトランジスタM3のゲートと第2電流ミラー14に共通接続され、ソースは接地電圧VSSに接続される。

【0013】前記第2電流ミラー14は、前記定電圧Vsに より制御されるPMOSトランジスタM2とPMOSトランジスタ M5を具備し、前記第1電流ミラー12の前記NMOSトランジ スタM4を通じて流れる電流i4、即ち前記PMOSトランジス タM2を通じて流れる電流i2と前記PMOSトランジスタM5を 通じて流れる電流15との間にミラー動作を提供する。つ まり、前記第2電流ミラー14は前記電流i2を反射させて 前記電流i5を発生して出力ノードOに出力する。前記PMO SトランジスタM2のソースは電源電圧VDDに接続され、前 記PMOSトランジスタM2のゲートは前記定電圧Vsに接続さ れ、前記PMOSトランジスタM2のドレインは前記第1電流 ミラー12の前記NMOSトランジスタM4のドレインに接続さ れる。前記PMOSトランジスタM5のソースは電源電圧VDD に接続され、前記PMOSトランジスタM5のゲートは前記定 電圧Vsに接続され、前記PMOSトランジスタM5のドレイン は基準電圧VREFが出力される出力ノード0に接続され る。

【〇〇14】前記基準電圧手段16は前記出力ノードのに前記基準電圧VREFを提供するために前記出力ノード0と接地電圧VSSとの間に接続される。具体的には、基準電圧手段16は前記出力ノード0と接地電圧VSSとの間に直列に接続される少なくとも一つのPMOSトランジスタMPと少なくとも一つのNMOSトランジスタMPを具備する。前記PMOSトランジスタMPのソースは前記出力ノード0に接続され、前記NMOSトランジスタMPのドレイン及びゲートは前記PMOSトランジスタMPのドレイン及びゲートに共通接続され、前記NMOSトランジスタMPのドレイン及びゲートに共通接続され、前記NMOSトランジスタMPのドレイン及びゲートに共通接続され、前記NMOSトランジスタMPのドレイン及びゲートに共通接続される。

【 O O 1 5 】ところが製造工程の変化に応じて前記基準電圧手段16の前記PMOSトランジスタMP及び前記NMOSトランジスタMP及び前記NMOSトランジスタMNのスレッショルド電圧が変化し、これによって前記基準電圧手段16の両端間の電圧VCOMが変化する。従って、本発明の第1実施形態に係るバンドギャップ基準電圧発生回路では、製造工程の変化に応じて前記基準電圧手段16の両端間の電圧VCOMが変化することを防止するために、製造工程時前記基準電圧手段16のPMOSトランジスタMP及びNMOSトランジスタMP及びNMOSトランジスタMP及びNMOSトランジスタMP及びNMOSトランジスタMPのスレッショルド電圧を決定するためのイオン注入を同時に行う。

【0016】また、本発明の第1実施形態に係るバンドギャップ基準電圧発生回路は、前記出力ノード0と前記基準電圧手段16との間に接続される抵抗R2をさらに具備する。

【〇〇17】以下、上記本発明の第1実施形態に係るパンドギャップ基準電圧発生回路の出力、即ち基準電圧VR EFが電源電圧VDDの変化に影響を受けないことを説明する。まず、前記PMOSトランジスタM1、M2、M5及びNMOSトランジスタM3、M4がウィークインパージョン(Weak Inversion)領域で動作し、これらのチャンネル長さモジュレーション(Channel Length Modulation)効果を無視する場合、前記各トランジスタM1乃至M5の電流式は次のよう

に表される。前記PMOSトランジスタM1の電流式は下記数 学式1で表される。

【数1】

$$i1 = SLip.exp{q.|Vgs1|/(np.k.T)}$$

前記PMOSトランジスタM2の電流式は下記数学式2で表される。

【数2】

$$i2 = S2.ip.\exp\{q.Vgs2\}/(np.k.T)\}$$

前記NMOSトランジスタM3の電流式は下記数学式3で表される。

【数3】

$$i3 = S3.in. \exp\{q.Vgs3/(nn.k.T)\}$$

前記NMOSトランジスタM4の電流式は下記数学式4で表される。

【数4】

$$i4 = S4.in.exp{q.Vgs4/(nn.k.T)}$$

また、前記PMOSトランジスタM5の電流式は下記数学式5で表される。

【数5】

$$i5 = S5.ip.\exp\{q.|Vgs5|/(np.k.T)\}$$

【〇〇18】前記数学式1乃至5において、S1乃至S5は前記各トランジスタM1乃至M5の幅/長さの比率を示す。ipはPMOSトランジスタの製造工程に応じたパラメータを、inはNMOSトランジスタの製造工程に応じたパラメータを示す。Vgs1乃至Vgs5は前記各トランジスタM1乃至M5のゲートとソース間の電圧を示す。npはPMOSトランジスタのサブスレッショルドスロープ(Subthreshold slope)因子(Factor)を、nnはNMOSトランジスタのサブスレッショルドスロープ因子を示す。また、qは電荷を、kはボルツマン定数(Boltzmann's constant)を、Tは温度を各々示す。

【0019】また、前記抵抗R1の両端間の電圧V<sub>R1</sub>は下 記数学式6で表される。

【数6】

$$V_{R1} = Vgs1 - Vgs2$$

次いで、前記数学式1及び数学式2からVgs1及びVgs2を求めて前記数学式6に代入すれば、前記VR1は下記数学式7で表される。

【数7】

$$V_{R1} = (np.k.T/q) \ln\{(S2/i2).(i1/S1)\}$$

また、前記電流i1と前記電流i3、前記電流i2と前記電流i4は同一であり、前記NMOSトランジスタM3と前記NMOSトランジスタM4が電流ミラーを形成するので、即ちVgs3=Vgs4なので下記数学式8が成立つ。

【数8】

(i1/i2) = (i3/i4) = (S3/S4)

【0020】次いで、前記数学式8を前記数学式7に代入 すれば、前記VR1は下記数学式9で表される。

 $V_{R1} = (np.k.T/q).ln\{(S2/S4).(S3/S1)\}$ 

一方、i1=VR1/R1なので前記数学式9をこれに代入すれ

 $i2 = (S4/S3).(np.k.T/q/R1).ln\{(S2/S4).(S3/S1)\}$ 

【OO21】また、前記PMOSトランジスタM2と前記PMOS トランジスタM5は電流ミラーを形成するので、即ちVgs2 =Vgs5なので前記数学式2と数学式5から下記数学式12が 成立つ。

【数12】

 $i5 = (S4/S3).(S5/S2).(np.k.T/q/R1).ln{(S2/S4).(S3/S1)}$ 

この数学式13において、i5は電源電圧VDDと関連したパ ラメータを含まないので、前記S1乃至S5、即ち前記各ト ランジスタM1乃至M5の幅/長さの比率が決定されるとi5 は電源電圧VDDの変化に影響を受けず一定の値を有する ことになる。

【OO22】一方、前記基準電圧VREFは下記数学式14で 表される。

【数14】

 $V_{REF} = i5.R2 + V_{COM}$ 

ところが、i5は電源電圧VDDの変化に影響を受けず一定 した値を有するので、VCOMが一定であれば(しかし、前 記VCOMは製造工程の変化に応じて変化し、これに対して は後述する)、VREFも電源電圧VDDの変化に影響を受けず 一定した値が保たれる。

【OO23】次いで、前記PMOSトランジスタM1、M2、M5 及びNMOSトランジスタM3、M4のチャンネル長さモジュレ ーション効果を考慮する場合、i5と電源電圧VDDとの間 の関係を説明すれば次の通りである。電源電圧VDDが増 加すれば、電流i1は、前記NMOSトランジスタM3のドレイ ンとソース間の電圧Vds3の増加に伴って同時に増加する ことになる。電流i1が増加すると、前記PMOSトランジス タM1のソースとゲート間の電圧 | Vgs1 | 及び前記抵抗R1 の両端間の電圧VR1が増加する。ところが、前記Vgs1はi 1のログ関数で、VR1はi1の1次関数なのでVR1の増加量が │Vgs1│の増加量より多くなり、これにより前記PMOSト ランジスタM2のソースとゲート間の電圧 | Vgs2 | 及び前 記PMOSトランジスタM5のソースとゲート間の電圧 | Vgs5 一が減少する。

【OO24】一方、電源電圧VDDが増加すれば、前記PMO SトランジスタM5のソースとドレイン間の電圧Vds5が増 加してチャンネル長さモジュレーション効果が発生す る。しかし、電源電圧VDDが増加すれば、前述したよう に同時に前記 | Vgs5 | が減少するので、チャンネル長さ モジュレーション効果の影響が補償され、これによりi5 ば、i1は下記数学式10で表される。

【数10】

 $i1 = (np.k.T/q/R1).ln\{(S2/S4).(S3/S1)\}$ また、前記数学式8からi2=(S4/S3). I1なので、これに前 記数学式10を代入すれば、i2は下記数学式11で表され る。

【数11】

次いで、前記数学式11を前記数学式12に代入すれば、i5 は下記数学式13で表される。

i5=(S5/S2).i2

【数13】

が電源電圧の変化に鈍感になる。即ち、i5が電源電圧VD Dの変化に影響を受けず一定した値を有し、つまりVREF は電源電圧VDDの変化に影響を受けず一定した値が保た

【0025】以下、上記本発明の第1実施形態に係るバ ンドギャップ基準電圧発生回路の出力、即ち基準電圧VR EFが製造工程の変化に影響を受けないことを説明する。 前記基準電圧手段16のPMOSトランジスタMPとNMOSトラン ジスタMMが飽和領域で動作する場合、前記各トランジス タMP、MNの電流式は次のように表される。前記PMOSトラ ンジスタMPの電流式は下記数学式15で表される。

【数15】

 $i5 = \beta \rho / 2.(Vds_D - |V_{ID}|)^2$ 

ここで、 $\beta \rho$  は前記PMOSトランジスタMPのトランスコン ダクタンス (Transconductance) パラメータを、Vdspは前 **記PMOSトランジスタMPのドレインとソースとの間の雷圧** を、Vtpは前記PMOSトランジスタMPのスレッショルド電 圧を各々示す。また、前記NMOSトランジスタMNの電流式 は下記数学式16で表される。

【数16】

 $i5 = \beta n / 2.(Vdsn - Vtn)^2$ 

ここで、 $\beta_n$ は前記NMOSトランジスタMNのトランスコン ダクタンスパラメータを、Vdsnは前記NMOSトランジスタ MNのドレインとソースとの間の電圧を、Vtnは前記NMOS トランジスタMNのスレッショルド電圧を各々示す。

【0026】一方、前記基準電圧手段16の両端間の電圧 VCOMは下記数学式17で表される。

【数17】

 $V_{COM} = V_{dsp} + V_{dsn}$ 

従って、前記数学式15及び数学式16から各々VdspとVdsn を求めて前記数学式17に代入すれば、VCOMは下記数学式 18で表される。

【数18】

$$V_{COM} = |Vtp| + \sqrt{2.15/\beta p} + Vtn + \sqrt{2.15/\beta n}$$

【〇〇27】図5は通常のMOSトランジスタの垂直断面図であって、これに基づいてさらに詳しく説明する。MOSトランジスタのスレッショルド電圧は製造工程の様々なパラメータにより決定されるが、スレッショルド電圧の変化に影響を与える最大の要因はMOSトランジスタのゲートチャンネル53、56に対する不純物イオンの注入濃度である。一般のCMOS製造工程においては、Vtn及びVtpの値を調節するためにNMOSトランジスタのゲートチャンネル56に対する不純物イオン注入とPMOSトランジスタのゲートチャンネル53に対する不純物イオン注入が独立して実施される。このような場合にはVtnとVtpとの間に相関関係が成立たない。

【OO28】一方、NMOSトランジスタ及びPMOSトランジ スタのスレッショルド電圧を決定するためのイオン注 入、即ち前記NMOSトランジスタのゲートチャンネル56と 前記PMOSトランジスタのゲートチャンネル53に対する不 純物イオン注入が同時に行われる場合には、不純物イオ ンの注入濃度の変化に応じてVtnとVtpとの間に相関関係 が形成される。例えば、図5においてNMOSトランジスタ のゲートチャンネル56とPMOSトランジスタのゲートチャ ンネル53にホウ素のような不純物イオンを同時に注入す れば、前記NMOSトランジスタのゲートチャンネル56のア クセプタ(Acceptor) 濃度は増加し、前記PMOSトランジス タのゲートチャンネル53のドナー (Dornor) 濃度は減少す ることになる。これにより、図6に示されるように、NMO Sトランジスタのスレッショルド電圧Vtnは増大し、PMOS トランジスタのスレッショルド電圧Vtpは減少する。具 体的に、イオン注入濃度の変化に応じてスレッショルド 電圧が目標点AからBに変化する場合にNMOSトランジスタ のスレッショルド電圧はVnからVn+△Vtnに増大し、PMOS トランジスタのスレッショルド電圧はVpからVp-△Vtpに 減少し、したがって、PMOSトランジスタのスレッショル ド電圧とNMOSトランジスタのスレッショルド電圧の和は ほぼ一定した値を保つ。これにより、VCOMも一定した値 が保たれ、即ちVRFFは製造工程の変化に影響を受けず、 一定した値を保つ。

【〇〇29】図2は本発明の第2実施形態に係るパンドギャップ基準電圧発生回路の回路図である。図2を参照すれば、第2実施形態に係るパンドギャップ基準電圧発生回路は、基準電圧手段26を除いて前記第1実施形態と同一の構成を有する。前記基準電圧手段26は基準電圧VREFが出力される出力ノード0と接地電圧VSSとの間に接続される。具体的には、基準電圧手段26は前記出力ノード0と前記接地電圧VSSとの間に並列に接続される少なくとも一つのPMOSトランジスタMP2と少なくとも一つのNMOSトランジスタMP2のソースは前記出力ノード0に接続され、前記PMOSトランジスタMP2のゲート及びドレインは接地電圧VSSに共通接続され、前記NMOSトランジスタMP2のゲート及びドレインは接地電圧VSSに共通接続され、前記NMOSトランジスタMN2のドレイン及びゲートは前記出力ノード0に共通接続され、前記NMOSトランジスタMN2のソースは前記接地電圧VSSに接続され、

【〇〇3〇】前記第1実施形態と同様に上記本発明の第2 実施形態に係るパンドギャップ基準電圧発生回路でも、製造工程の変化に応じて前記基準電圧手段26の両端間の電圧VCOMの変化を防止するために、製造工程時前記基準電圧手段26のPMOSトランジスタMP2及びNMOSトランジスタMN2のスレッショルド電圧を決定するためのイオン注入を同時に行う。また、上記第2実施形態に係るパンドギャップ基準電圧発生回路の出力、即ち基準電圧VREFは前記第1実施形態と同様な原理によって電源電圧VDDの変化に影響を受けず、一定した値が保たれる。その詳細な説明はここでは省略する。

【0031】以下、上記本発明の第2実施形態に係るバンドギャップ基準電圧発生回路の出力、即ち上記基準電圧VREFが製造工程の変化に影響を受けないことを説明する。前記基準電圧手段26のPMOSトランジスタMP2とNMOSトランジスタMP2が飽和領域で動作する場合、前記各トランジスタMP2、MN2の電流式は次のように表される。前記PMOSトランジスタMP2の電流式は下記数学式19で表される。

【数19】

$$i6 = \beta \rho / 2 \cdot (V_{COM} - |V_{tP}|)^2$$

ここで、 $\beta \rho$  は前記PMOSトランジスタMP2のトランスコンダクタンスパラメータを、 $V_{COM}$ は前記PMOSトランジスタMP2のドレインとソース間の電圧を、 $V_{tp}$ は前記PMOSトランジスタMP2のスレッショルド電圧を各々示す。また、前記NMOSトランジスタMN2の電流式は下記数学式20で表される。

【数20】

$$i6 = \beta n / 2 (V_{COM} - V_{IR})^2$$

ここで、 $\beta_n$ は前記NMOSトランジスタMN2のトランスコンダクタンスパラメータを、 $V_{COM}$ は前記NMOSトランジスタMN2のドレインとソースとの間の電圧を、 $V_{tn}$ は前記NMOS

トランジスタMN2のスレッショルド電圧を各々示す。 【0032】一方、PMOSトランジスタM5の電流i5は下記 数学式21で表される。

【数21】

#### i5=i6+i7

従って、前記数学式19及び数学式20を数学式21に代入すれば、i5は下記数学式22で表される。

[ $2 = \frac{3}{15} = \frac{3}$ 

【OO33】次いで、前記数学式22からVCOMを求めると 下記数学式23で表される。

【数23】

$$V_{COM} = (\beta n.Vtn + \beta \rho.|Vtp|) / (\beta n + \beta \rho) + \sqrt{2.i5/(\beta n + \beta \rho) - \beta n.\beta \rho.(Vtn - |Vtp|)^2/(\beta n + \beta \rho)^2}$$

ここで、前記NMOSトランジスタMN2のスレッショルド電 圧をVtn=Vn+ΔVtnで表し、前記PMOSトランジスタMP2の スレッショルド電圧を | Vtp | =Vp-ΔVtpで表し、ΔVtp/ △Vtn=nの関係が成立つ時、V<sub>COM</sub>は下記数学式24で表される。

【数24】

$$V_{COM} = \left\{ (\beta n.Vn + \beta \rho.Vp) / (\beta n + \beta \rho) + (\beta n - n.\beta \rho) / (\beta n + \beta \rho).\Delta Vtn \right\} + \sqrt{2.i5 / (\beta n + \beta \rho) - \beta n.\beta \rho.(Vn - Vp + \Delta Vtn + n.\Delta Vtn)^2 / (\beta n + \beta \rho)^2}$$

ここで、Vnは前記NMOSトランジスタMN2のスレッショルド電圧Vtnに対する目標値で、△Vtnは前記NMOSトランジスタMN2のゲートチャンネルに注入された不純物イオン 濃度の変化に応じたスレッショルド電圧Vtnの変化量を示す。また、Vpは前記PMOSトランジスタMP2のスレッショルド電圧 | Vtp | に対する目標値で、△Vtpは前記PMOSトランジスタMP2のゲートチャンネルに注入された不純

物イオン濃度の変化に応じたスレッショルド電圧 | Vtp | の変化量を示す。ここで、 $\beta$  n/ $\beta$  t=nとなるように前 記NMOSトランジスタMN2のゲート幅及びゲート長さと前 記PMOSトランジスタMP2のゲート幅及びゲート長さとを決定すれば、 $V_{COM}$  は下記数学式25で表される。

【数25】

$$V_{COM} = \{ (\beta n.Vn + \beta \rho.Vp) / (\beta n + \beta \rho) + \sqrt{2.i5 / (\beta n + \beta \rho) - \beta n.\beta \rho.(Vn - Vp + \Delta Vtn + n.\Delta Vtn)^2 / (\beta n + \beta \rho)^2}$$

$$= (n.Vn + Vp) / (1 + n) + \sqrt{2.i5 / \beta \rho / (n + 1) - n.(\Delta Vtn - [Vp - Vn] / [1 + n])^2}$$

【OO34】図7にVpとVn間の差による $\Delta Vtn$ -VcOMの特性グラフが示されており、 $\Delta Vtn$ =(Vp-Vn)/(1+n)の時VcOMは最大値を有する。ここで、VpとVnが同一になるように不純物イオン濃度が決定されると、VcOMは下記数学式26で表される。

【数26】

$$V_{COM} = Vn + \sqrt{2.i5/\beta\rho/(n+1) - n.(\Delta V tn)^2}$$

図8に $\Delta$ Vtnに対する $\Delta$ Vtpの比率nによる $\Delta$ Vtn—VCOMの特性グラフが示されている。つまり、前記第2実施形態に係るバンドギャップ基準電圧発生回路では、 $\Delta$ Vtp/ $\Delta$ Vtn=nの時、 $\beta$  n/ $\beta$  t=nとなるように前記NMOSトランジスタMN2のゲート幅及びゲート長さと前記PMOSトランジスタMP2のゲート幅及びゲート長さとを決定し、前記NMOSトランジスタMP2のスレッショルド電圧と前記PMOSトランジスタMP2のスレッショルド電圧が同一になるように不純物イオン濃度が決定されると、スレッショルド電圧の変化に対するVCOMの依存性が改善される。即ち、製造工程の変化による前記基準電圧VREFへの影響を除去できる。

【0035】図3は本発明の第3実施形態に係るバンドギ ャップ基準電圧発生回路の回路図である。図3を参照す れば、第3実施形態に係るバンドギャップ基準電圧発生 回路は、前記第1実施形態と同様に定電圧供給手段30、 第1電流ミラー32、第2電流ミラー34及び基準電圧手段36 を具備する。この第3実施形態に係るバンドギャップ基 準電圧発生回路は、前記第1実施形態におけるPMOSトラ ンジスタがNMOSトランジスタに、NMOSトランジスタがPM OSトランジスタに、電源電圧VDDが接地電圧VSSに、接地 電圧VSSが電源電圧VDDに各々変更された形態を有する。 【0036】前記定電圧供給手段30は接地電圧VSSにソ −スが接続されるNMOSトランジスタM33及びこのNMOSト ランジスタM33のドレインに一端が接続され、かつNMOS トランジスタM33のゲートに他端が接続される抵抗R31を 具備し、前記NMOSトランジスタM33のドレインから定電 圧Vsが出力される。これにより、前記定電圧Vsは電源電 圧VDDの変化にも係わらず一定に保たれる。

【0037】前記第1電流ミラー32は、PMOSトランジスタM31とPMOSトランジスタM32を具備し、前記定電圧供給手段30を通じて流れる電流、即ちPMOSトランジスタM31

を通じて流れる電流とPMOSトランジスタM32を通じて流れる電流との間にミラー動作を提供する。つまり、前記第1電流ミラー32は前記PMOSトランジスタM31を通じて流れる電流を反射させて前記PMOSトランジスタM32を通じて流れる電流を発生する。前記PMOSトランジスタM31のドレインは前記抵抗R31の他端に接続され、前記PMOSトランジスタM31のソースは電源電圧VDDに接続される。前記PMOSトランジスタM32のドレイン及びゲートは前記PMOSトランジスタM31のゲートと第2電流ミラー34に共通接続され、ソースは電源電圧VDDに接続される。

【0038】前記第2電流ミラー34は、前記定電圧Vsに より制御されるNMOSトランジスタM34とNMOSトランジス タM35とを具備し、前記第1電流ミラー32の前記PMOSトラ ンジスタM32を通じて流れる電流、即ち前記NMOSトラン ジスタM34を通じて流れる電流と前記NMOSトランジスタM 35を通じて流れる電流との間にミラー動作を提供する。 つまり、第2電流ミラー34は前記NMOSトランジスタM34を 通じて流れる電流を反射させて前記NMOSトランジスタM3 5を通じて流れる電流を発生して出力ノード0に出力す る。前記NMOSトランジスタM34のソースは接地電圧VSSに 接続され、前記NMOSトランジスタM34のゲートは前記定 電圧Vsに接続され、前記NMOSトランジスタM34のドレイ ンは前記第1電流ミラー32の前記PMOSトランジスタM32の ドレインに接続される。前記NMOSトランジスタM35のソ ースは接地電圧VSSに接続され、前記NMOSトランジスタM 35のゲートは前記定電圧Vsに接続され、前記NMOSトラン ジスタM35のドレインは基準電圧VREFが出力される前記 出力ノードOに接続される。

【0039】前記基準電圧手段36は前記出力ノード0に前記基準電圧VREFを提供するために前記出力ノード0と電源電圧VDDとの間に接続される。具体的には、基準電圧手段36は前記出力ノード0と電源電圧VDDとの間に直列に接続される少なくとも一つのPMOSトランジスタMP3と少なくとも一つのNMOSトランジスタMP3を具備する。前記NMOSトランジスタMN3のソースは前記出力ノード0に接続され、前記NMOSトランジスタMP3のドレイン及びゲートは前記PMOSトランジスタMP3のドレイン及びゲートに共通接続され、前記PMOSトランジスタMP3のソースは電源電圧VDDに接続される。

【0040】また、前記第1実施形態と同様に、製造工程の変化による前記基準電圧手段36の両端間の電圧VCOMの変化を防止するために、製造工程時前記基準電圧手段36のPMOSトランジスタMP3及びNMOSトランジスタMP3のスレッショルド電圧を決定するためのイオン注入は同時に行われる。さらに、出力ノード0と前記基準電圧手段36との間には抵抗R32が接続される。

【0041】このような第3実施形態に係るバンドギャップ基準電圧発生回路の出力、即ち基準電圧VREFは前記第1実施形態と同一の原理によって電源電圧VDDの変化及び製造工程の変化に影響を受けず一定した値に保たれる

が、ここではその詳細な説明は省略する。

【0042】図4は本発明の第4実施形態に係るバンドギ ャップ基準電圧発生回路の回路図である。図4を参照す れば、第4実施形態に係るバンドギャップ基準電圧発生 回路は、基準電圧手段46を除いて前記第3実施形態と同 一の構成を有する。前記基準電圧手段46は基準電圧VRFF が出力される出力ノードOと電源電圧VDDとの間に接続さ れる。具体的には、基準電圧手段46は前記出力ノード0 と前記電源電圧VDDとの間に並列に接続される少なくと も一つのPMOSトランジスタMP4と少なくとも一つのNMOS トランジスタMN4とを含む。ここで、前記PMOSトランジ スタMP4のソースは前記電源電圧VDDに接続され、前記PM OSトランジスタMP4のゲート及びドレインは前記出力ノ ードOに共通接続され、前記NMOSトランジスタMN4のドレ イン及びゲートは前記電源電圧VDDに共通接続され、前 記NMOSトランジスタMN4のソースは前記出力ノード0に接 続される。また、前記第1実施形態と同様に、製造工程 の変化による前記基準電圧手段46の両端間の電圧V<sub>COM</sub>の 変化を防止するために、製造工程時前記基準電圧手段46 のPMOSトランジスタMP4及びNMOSトランジスタMN4のスレ ッショルド電圧を決定するためのイオン注入は同時に行 われる。このような前記第4実施形態に係るパンドギャ ップ基準電圧発生回路の出力、即ち前記基準電圧VRFFは 前記第2実施形態と同一の原理によって電源電圧VDDの変 化及び製造工程の変化に影響を受けず一定した値に保た れるが、ここではその詳細な説明は省略する。

#### [0043]

【発明の効果】以上詳細に説明したように本発明に係る バンドギャップ基準電圧発生回路は電源電圧の変化及び 製造工程の変化に影響を受けず一定した基準電圧を発生 しうる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係るバンドギャップ基準電圧発生回路の回路図である。

【図2】本発明の第2実施形態に係るパンドギャップ基準電圧発生回路の回路図である。

【図3】本発明の第3実施形態に係るパンドギャップ基準電圧発生回路の回路図である。

【図4】本発明の第4実施形態に係るバンドギャップ基準電圧発生回路の回路図である。

【図5】通常のMOSトランジスタの垂直断面図である。

【図6】不純物イオン濃度の変化に応じたPMOSトランジスタのスレッショルド電圧及びNMOSトランジスタのスレッショルド電圧の変化を示す特性図である。

【図7】PMOSトランジスタのスレッショルド電圧とNMOSトランジスタのスレッショルド電圧間の差に応じた△Vtn--VCOMの特性図である。


【図8】 △Vtnに対する△Vtpの比率nに応じた△Vtn—V COMの特性図である。

【符号の説明】


- 10 電圧供給手段
- 12 第1電流ミラー

- 14 第2電流ミラー
- 16 基準電圧手段












【図3】




【図4】



【図5】



【図7】



[図8]

